# 一种新颖自偏置带隙基准电压源的设计

# 谭传武,陈卫兵,邹豪杰,李长云

(湖南工业大学 计算机与通信学院,湖南 株洲 412008)

摘 要:基于0.6μm BCD工艺参数,设计了一种新颖的低温漂、低功耗、高电源抑制比的自偏置带隙基准 电压源。电路仿真结果表明:其工作电源电压低至1.7 V,输出基准电压为1.24 V,温度系数仅6.68×10<sup>-6</sup> V/C, 电流消耗 22 μA,电源抑制比高达 82 dB。该电压源可广泛应用于模/数、数/模转换电路和电源管理芯片中。 关键词:带隙基准;基准源; PSRR

中图分类号: TN79+2

文献标志码:A

文章编号: 1673-9833(2010)03-0063-03

# The Design of A Novel Self-Biased Bandgap Reference Voltage Source

Tan Chuanwu, Chen Weibing, Zou Haojie, Li Changyun

(School of Computer and Communication, Hunan University of Technology, Zhuzhou Hunan 412008, China)

**Abstract** : Based on 0.6  $\mu$ m BCD process parameters, a novel self-biased bandgap reference voltage source with lowtemperature drift, low power consumption and high PSRR was presented. The simulation results by Hspice showed that the voltage source had the working voltage of 1.7 V, the output reference voltage of 1.24 V, the temperature coefficient of only 6.68 × 10<sup>-6</sup> V/°C, current consumption of 22  $\mu$ A and PSRR as high as 82 dB, which can be widely used in A/D, D/A converting circuit and power management chip.

Keywords : bandgap reference; reference source; PSRR

# 0 引言

在模拟电路设计中,带隙基准电压源已广泛应用 到模/数、数/模转换和电源管理芯片中<sup>[1]</sup>。当前,对 带隙基准电路的研究往往集中在对其中某一性能指标 的提高<sup>[2-5]</sup>。如文献[2]研究了有较高电源抑制比的带隙 基准,文献[3-4]利用补偿电路改善了带隙基准的温度 特性,文献[5]使用简并点方法消除启动电路的简并点 以提高带隙基准电路的稳定性。这种单一性能指标的 改善导致了带隙基准电路其它方面性能的下降,且其 综合性能也出现一些不尽人意的地方。带隙基准电压 源的温度特性和抗噪声能力直接决定了整体电路的精 度和性能,因此,提高带隙基准电路特性的全面提高 显得非常必要。

本文在综合考虑电源的功耗、低电压和温度系数 基础上,设计一种结构新颖的低温漂、低功耗的自偏 置带隙基准电路。采用 NMOS 管完成电平跟随,通过 反馈调整三极管集电极电流,在 PN 结上并联小电阻 对电路温度系数进行补偿。该带隙电路在宽温范围内 有很低的温度系数,并且能在极低电源电压下工作, 具有较高的电源抑制比和很低的功耗,非常适合应用 在低压电源管理芯片中。

# 1 带隙基准电压源的基本原理

带隙基准电压源利用具有负温度系数的基 – 射极 电压 V<sub>be</sub>和具有正温度系数的热电压 V<sub>r</sub>相加,选择适

收稿日期:2009-11-20

E-mail: tcwxiaoba@163.com

基金项目:国家自然科学基金资助项目(60773110),湖南省教育厅科研基金资助项目(08C287)

通信作者:谭传武(1984-),男,湖南株洲人,湖南工业大学硕士研究生,主要研究方向为模拟IC设计,

当系数,即可得到理论上温度系数为零的基准电压<sup>66</sup>。带隙基准电路的基本结构如图1所示。

Fig. 1 The basic structure of bandgap reference circuit

带隙基准电路基本结构

图1中, 三极管 $Q_1,Q_2$ , 电阻 $R_1,R_2,R_3$ 及运放OPA构成基本的电路结构。运放使电路处于深度负反馈状态, 使得结点A和B的电压相等, 从而 $Q_1,Q_2$ 的基极-发射极电压差 $\Delta V_{be}$ 为:

$$\Delta V_{\rm he} = V_{\rm he}, \quad V_{\rm he2} = V_{\rm T} \times \ln N = \frac{KT}{q} \times \ln N, \quad (1)$$

式中: $V_{be1}, V_{be2}$ 分别为 $Q_1, Q_2$ 的基-射极电压; N为 $Q_2$ 与 $Q_1$ 的发射极面积之比;

K为波尔滋曼常数;

图 1

q为单位电荷量。

从式(1)可看出,  $\Delta V_{be}$ 的正温度系数为( $K \times \ln N$ )/ $q_{\circ}$ 从图1知,  $\Delta V_{be} = V_{R_3}$ , 由此可得 $Q_2$ 的集电极电流

$$I_2$$
刃:

$$I_2 = \frac{\Delta V_{\infty}}{R_3} = \frac{KT \times \ln N}{qR_2}$$
(2)

负温度系数电压由三极管的基 – 射极电压降  $V_{be}$ 产 生,则零温度系数电压可由基 – 射极电压  $V_{be}$ 和热电压  $V_{T}$ 按一定比例叠加得到,输出基准电压计算如式(3)。  $V_{Tet} = V_{bes} + (R_{s} + R_{s}) \times I_{3}$ 

$$=V_{bez} + (R_o + R_g) \times \frac{KT}{q} \times \ln N o \qquad (3)$$

选择合适的 R<sub>2</sub>, R<sub>3</sub>,即可得零温度系数电压。

# 2 带隙基准电路设计

本文设计的带隙基准电路如图2所示,该电路结构 简单,工作于自偏置电流模式,不需要额外的偏置电 路即可实现。与传统带隙基准电路相比,该电路的工 作方式更简捷。传统带隙基准电路使用运算放大器的 两端作为电路的等电位点,但运算放大器存在极大的 输入失调电压,输入失调电压会影响基准电压的精度。 新型带隙基准电路消除了运算放大器失调电压对输出 电压的影响,且电路具有较高的电源电压抑制比。 图 2 中,  $M_{5}, R_{1} \sim R_{4}$  和  $Q_{1}, Q_{2}$  构成带隙核心电路, 三 极管  $Q_{1}$  的发射极面积是  $Q_{2}$  的 N 倍。据第 1 节理论推导 可得,  $R_{3}$ 上的电压大小为( $KT \times \ln N$ )/q,  $M_{5}$  的电流被  $Q_{1}, Q_{2}$  平分,  $R_{1}, R_{2}$  为 2 个等值电阻, C, D 点电位相等, 即  $V_{c} = V_{D}$ 。  $R_{5}$  为小电阻, 对温度系数进行补偿, 得到输出 基准电压如式(4)所示。



#### 图 2 带隙基准源电路 Fig. 2 The bandgap reference circuit

 $V_{rsf} = \frac{KT \times \ln N}{aR_s} \left( R_1 + 2R_4 + R_2 \right) + V_{bs} \circ$  (4)

该带隙基准电路的另一突出特点就是不需要额外的电流偏置电路,只需通过 $M_1 \sim M_3$ 构成带隙的自偏置电路即可提供电路所需电流,保证带隙正常工作。其中 $M_1$ 的尺寸与 $M_2, M_3$ 的尺寸和相等,提供近似相等的电流 $I_1$ 和 $I_2$ 。电路通过负反馈来控制 $M_5$ 的电流大小,当C, D之间的电压发生微小变化时,电路通过负反馈控制 $M_6$ 栅源电压,及时调整 $M_5$ 的电流使输出电压保持恒定。通过仿真可得环路开环增益为 60 dB。电容 $C_1$ 进行米勒补偿<sup>[6-7]</sup>,保证环路相位裕度为 85°。

 $M_{4,}M_{7,}M_{8},Q_{5}$ 构成简单启动电路, $M_{4}$ 宽长比很小, 用作大电阻。 $M_{4,}M_{8}$ 和 $Q_{5}$ 给 $M_{7}$ 提供偏置, $M_{8}$ 的栅极 电压为 $Q_{5}$ 的 PN 结电压加 $M_{8}$ 的阈值电压,约为 1.4 V, 当 $M_{7}$ 的栅源电压大于其阈值电压时,使得 $M_{7}$ 管开启, 将 $M_{1}\sim M_{3}$ 的栅端拉低,带隙电路正常工作。电路启动 后, $M_{7}$ 的源端接输出电压 $V_{ref}$ ,为 1.24 V,当 $M_{7}$ 的栅 源电压小于阈值电压值时, $M_{7}$ 与 $M_{8}$ 关断,启动电路 关闭。

# 3 带隙基准电路仿真

电路仿真采用 0.6 μm BCD 的工艺库,对电路进行 电源电压范围 0~4 V的 DC 扫描,通过 Hspice 软件进行 仿真,电压稳定在 1.24 V 左右,仿真结果如图 3 所示。





图 3 中显示,当输入电源电压在 1.7 V 时,输出电 压已达稳定,即电路具有较低的工作电压。

带隙基准电路的温度特性至关重要,采用直流仿 真,对电路进行温度范围-38~125 ℃扫描,仿真结果 如图 4 所示。





#### Fig. 4 The temperature variation of bandgap reference circuit

从图4可见, V<sub>ref</sub>的最大和最小值分别为1.239 25 V 和1.237 90 V, V<sub>ref</sub>的温度系数 C<sub>T</sub>可用式(5)来衡量。

$$C_{\rm T} = \frac{V_{\rm ref(nax)} - V_{\rm ref(nax)}}{V_{\rm ref} \left(T_{\rm max} - T_{\rm pir}\right)} = \frac{1.239\ 25 - 1.237\ 90}{1.24 \times \left(125 - (-38)\right)} = \frac{6.68 \times 10^{-6}\ \text{V}^{\,9}\text{C}_{-2}}{1.24 \times \left(125 - (-38)\right)} = \frac{1.239\ 25}{1.24 \times (125 - (-38))} = \frac{1.239\ 25}{1.24 \times (125 - (-38)$$

基准电压随温度的改变而改变,但是变化幅度很小,从式(5)可知,*C*<sub>T</sub>的值能满足电源管理芯片对基准电压的要求。

带隙电路的电源抑制比仿真结果如图 5 所示。图 5 中显示,低频时电源抑制比高达 82 dB。



Fig. 5 Measured PSRR at different frequency

### 4 结语

本文设计的自偏置带隙基准电路采用电流镜复制 技术,没有使用运算放大器,避免了运放输入失调和 电源抑制比的限制;并利用深度负反馈技术,极大地 提高了电源抑制比;只采用了极少的器件和最小的器 件尺寸,节省了芯片面积。所设计的电路能工作于较 低电源电压,输出基准电压的温度系数小、功耗低、电 源抑制比高;能广泛应用于电源管理芯片等对能耗要 求极高的应用场景,提高系统的工作效率。

#### 参考文献:

- [1] 幸新鹏,李冬梅,王志华,等. CMOS带隙基准源研究现状[J]. 微电子学,2008,38(1):57-63.
   Xing Xinpeng, Li Dongmei, Wang Zhihua, et al. An Overview of the Research on CMOS Bandgap Reference Sources[J]. Microelectronics, 2008, 38(1):57-63.
- [2] 吴志明,黄 颖,吕 坚,等.高电源抑制比的CMOS带隙 基准电压源[J]. 电子科技大学学报, 2008, 37(3): 453-456.
  Wu Zhiming, Huang Ying, Lv Jian, et al. High PSRR COMS Bandgap Voltage Reference[J]. Journal of University of Electronic Science and Technology of China, 2008, 37(3): 453-456.
- [3] 万元姣,刘桂芝,李智群,等.一种新型分段式高阶补偿 带隙基准[J]. 微电子学,2008,38(4):596-599.
   Wan Yuanjiao, Liu Guizhi, Li Zhiqun, et al. A New Piecewise Higher-Order Compensation Bandgap Voltage Reference[J]. Microelectronics, 2008, 38(4): 596-599.
- [4] Lu Shen, Ning Ning, Qi Yu, et al. New Curvature-Compensated CMOS Bandgap Voltage Reference[J]. Journal of Electronic Science and Technology of China, 2007, 5(4): 113–118.
- [5] 应建华,肖靖帆,张 俊,等.简并点优化的高性能带隙基准电路[J]. 微电子学,2008,38(4):605-608.
  Ying Jianhua, Xiao Jingfan, Zhang Jun, et al. A High Performance Bandgap Voltage Reference with Degeneracy Optimization[J]. Microelectronics, 2008, 38(4):605-608.
- [6] 拉扎维·毕查德. 模拟CMOS集成电路设计[M]. 陈贵灿,
   程 军,张瑞智,等,译. 西安:西安交通大学出版社,
   2003: 312-319.

Razavi Behzad. Design of Analog CMOS Integrated Circuits [M]. Chen Guican, Cheng Jun, Zhang Ruizhi, et al, Translated. Xi' an : Xi' an Jiaotong University Press, 2003: 312–319.

[7] 王 峰, 闫卫平. 一种 CMOS 带隙基准电压源设计[J]. 现 代电子技术, 2008, 2(4): 4-8.

Wang Feng, Yan Weiping. Design of CMOS Band-Gap Voltage Reference[J]. Modern Electronics Technique, 2008, 2(4): 4-8.

(责任编辑:李玉珍)